





인도 나라 독권 의명 인명 인명 인명 인명 인명 인명

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元<u>2003</u>年<u>05</u>月<u>14</u>日 Application Date

申 請 案 號: 092113023

Application No.

申 請 人: 矽品精密工業股份有限公司

Applicant(s)

局 Director General



Issue Date

發文字號: 09220721370

Serial No.







| 申請日期 | : | IPC分類 |
|------|---|-------|
| 申請案號 | : | |



| | | |
|--------------|-----------------------|---|
| (以上各欄 | 由本局填 | 發明專利說明書 |
| _ | 中文 | 具有形成於晶片上之增層的半導體封裝件及其製法 |
| 發明名稱 | 英文 | SEMICONDUCTOR PACKAGE WITH BUILD-UP LAYERS FORMED ON CHIP AND FABRICATION METHOD OF THE SEMICONDUCTOR PACKAGE |
| | 姓 名 (中文) | 1. 黄建屏 |
| = | 姓 名 (英文) | 1. Chien Ping HUANG |
| 發明人 (共2人) | 國籍(中英文) | 1. 中華民國 TW |
| | 住居所(中文) | 1. 新竹縣竹東鎮康莊街26巷8號 |
| | 住居所(英文) | 1. No. 8, Lane 26, Kang Chuang Sreet, Chutung Town, Hsinchu County, Taiwan, R.O.C. |
| | 名稱或 姓 名 (中文) | 1. 矽品精密工業股份有限公司 |
| 17 | 名稱或 姓 名 (英文) | 1. SILICONWARE PRECISION INDUSTRIES CO., LTD. |
| | 國籍(中英文) | 1. 中華民國 TW |
| | 住居所 (營業所) (中 文) | 1. 台中縣潭子鄉大豐路三段123號 (本地址與前向貴局申請者相同) |
| | | 1.No. 123, Sec. 3, Da Fong Road, Tantzu, Taichung, Taiwan, R.O.C. |
| | 代表人(中文) | I. 林文伯 |
| | 代表人 (英文) | l.Wen-Po LIN |
| | | |

| 申請日期: | | IPC分類 | |
|---------------------------------------|-----------------------|---|----------|
| 申請案號: | | | |
| (以上各欄 | 由本局填 | 發明專利說明書 | |
| | 中文 | | |
| 、 發明名稱 | 英文 | | |
| · · · · · · · · · · · · · · · · · · · | 姓 名 (中文) | 2. 王愉博 | |
| 、 發明人 (共2人) | 姓 名 (英文) | 2. Yu-Po WANG | |
| | 國籍(中英文) | 2. 中華民國 TW | |
| | 住居所(中文) | 2. 苗栗縣竹南鎮南大路35-1號3樓 | |
| | 住居所(英文) | 2.3F., No.35-1 Nan Da Road, Chu Nan Chen, Miaoli, Taiwan, | R. O. C. |
| | 名稱或 姓 名 (中文) | | |
| 申請人(共1人) | 名稱或 姓 名 (英文) | | |
| | 國 籍 (中英文) | | |
| | 住居所 (營業所) (中 文) | | |
| | 住居所 (營業所) (英 文) | | |
| | 代表人(中文) | | |



代表人 (英文)

1730242 品 ptd

四、中文發明摘要 (發明名稱:具有形成於晶片上之增層的半導體封裝件及其製法)

一種具有形成於晶片上之增層(build-up layer)的半導體對裝件及其製法,係於晶片之銲墊(bond pad)上形成多數導電凸塊(conductive bump),而使該晶片黏置於一載具(carrier)之四穴(cavity)中。接著,敷設一介電層(dielectric layer)於晶片及載具上,用以遮覆導電凸塊並使導電凸塊之端部外露。然後,於該介電層上形成多數導電跡線(conductive trace),而使導電跡線與導電凸塊之端部電性連接。再於導電跡線上敷設一拒銲劑(soldermask)層,該拒銲劑層開設有多數開孔以使導電跡線的預算定部分藉該開孔外露而得與多數銲球(solder ball)。因此,藉導電凸塊之外露端部得突顯出晶片上銲墊之位置,而使隨後形成於介電層上之導電跡線藉導電凸塊良好地與銲墊電性連接,而能有效改善製成之對裝成品的良好地與銲墊電性連接,而能有效改善製成之對裝成品的良率。

六、英文發明摘要 (發明名稱:SEMICONDUCTOR PACKAGE WITH BUILD-UP LAYERS FORMED ON CHIP AND FABRICATION METHOD OF THE SEMICONDUCTOR PACKAGE)

A semiconductor package with build-up layers formed on a chip and a fabrication method of the semiconductor package are provided. A chip with a plurality of conductive bumps formed on bond pads thereof is received within a cavity of a carrier, and a dielectric layer encapsulates the conductive bumps whose ends are exposed. A plurality of conductive traces are formed on the dielectric





四、中文發明摘要 (發明名稱:具有形成於晶片上之增層的半導體封裝件及其製法)



本案代表圖:第1圖

| 20 | 晶片 | 200 | 銲 塾 |
|-----|---------|-----|--------|
| 201 | 作用表面 | 202 | 非作用表面 |
| 2 1 | 導 電 凸 塊 | 210 | 端 部 |
| 22 | 載 具 | 220 | 凹 穴 |
| 23 | 第一介電層 | 2 4 | 第一導電跡線 |
| 25 | 第二介電層 | 250 | 貫 孔 |
| 2,6 | 第二導電跡線. | 27 | 拒銲劑層 |
| 270 | 開孔_ | 28 | 銲 球 |

六、英文發明摘要 (發明名稱:SEMICONDUCTOR PACKAGE WITH BUILD-UP LAYERS FORMED ON CHIP AND FABRICATION METHOD OF THE SEMICONDUCTOR PACKAGE)

layer and electrically connected to the ends of the conductive bumps. A solder mask layer is applied over the conductive traces and formed with openings via which predetermined portions of the conductive traces are exposed and bonded to a plurality of solder balls. Thereby, positions of the bond pads are easily recognized and distinguished by the exposed ends of the



四、中文發明摘要 (發明名稱:具有形成於晶片上之增層的半導體封裝件及其製法)

六、英文發明摘要 (發明名稱:SEMICONDUCTOR PACKAGE WITH BUILD-UP LAYERS FORMED ON CHIP AND FABRICATION METHOD OF THE SEMICONDUCTOR PACKAGE)

conductive bumps, making the conductive traces capable of being well electrically connected through the conductive bumps to the bond pads to improve yield of the fabricated packages.



| 一、本案已向 國家(地區)申請專利 | 申請日期 | 案 號 | 主張專利法第二十四條第一項優先和 |
|----------------------|-------------------|------------|------------------|
| | , -n , |)(| |
| | | | |
| | | 無 | |
| | | | |
| | | | |
| | | | |
| · • | | | * |
| 二、□主張專利法第二十 | 五條之一第一項優 | 先權: | |
| 申請案號: | | | |
| 日期: | | 無 | |
| 三、主張本案係符合專利 | 法第二十條第一項[| 第一款但書或 |]第二款但書規定之期間 |
| 日期: | | | |
| 四、□有關微生物已寄存 | 於國外: | | |
| 寄存國家: 寄存機構: | | 無 | ~ |
| 寄存日期: | | | |
| 寄存號碼: □有關微生物已寄存 | 於國內(本局所指定 | (之寄存機構): | |
| 寄存機構: | | | |
| 寄存日期: | | 無 | |
| 寄存號碼: □熟習該項技術者易 | 於獲得 不須寄存。 | | |
| 二黑百 吸 天坟 阿 名 勿 | 2、3文刊;21·25、9 · 1 | | |
| | | | |
| | | | |
| | | | ., |
| | | | |

五、發明說明(1)


【發明所屬之技術領域】


本發明係有關一種半導體封裝件及其製法,尤指一種具有形成於晶片上之增層的半導體封裝件,以及製造該半導體封裝件之方法。

【先前技術】

半導體封裝件係用以承載至少一積體電路元件例如半導體晶片,且其尺寸係朝輕薄短小發展。針對此目的,遂發展出一種晶片級封裝件(chip scale package, CSP), 其尺寸係等於或略大於晶片之尺寸。

第 3圖顯示一種習知晶片級封裝件,其係直接於晶片工上形成增層(build-up layers),而無需使用例如基板或導線架等晶片承載件(chip carrier)以供承載半導體晶片之用。如圖所示,多數形成於晶片 10之作用表面(active surface)100上的增層,包括:一介電層 11, 敷設於晶片 10之作用表面 100上並開設有多數貫孔 110, 以使晶片 10上的銲墊 101籍該貫孔 110外露;以及多數導電跡線 12, 形成於該介電層 11上並電性連接至晶片 10上外露的銲墊 1010。然後,敷設一拒銲劑層 13於導電跡線 12上並開設多數貫穿該拒銲劑層 13之開孔 130, 以使導電跡線 12之預定部分藉該開孔 130外露而與銲球 14焊連,該銲球 14則作為封裝件之輸入/輸出(input/output, I/0)端以與外界裝置(未圖一大)電性連接。然而,是種晶片級封裝結構之缺點在於因受限於晶片之尺寸或大小而無法提供更多表面區域以承載更多數量之銲球供與外界電性連接之用。





五、發明說明 (2)

鑑此,美國專利第6,271,469號案揭露另一種具有形成於晶片上之增層的封裝結構,以提供額外或較多的表面區域供與外界電性連接之用。如第4圖所示,是種封裝結構利用一封裝膠體15遮覆住晶片10之非作用表面102及側面103,而使晶片10之作用表面100外露且與封裝膠體15之一表面150齊平。當晶片10上形成介電層11(下稱 "第一介電層")及導電跡線12(下稱 "第一導電跡線")後,於該第一導電跡線12上敷設一第二介電層16並開設多數貫穿第二介電層16之貫孔—160,以使第一導電跡線12的預定部分藉該一貫孔160外露。接著,於第二介電層16上形成多數第二導電跡線17,而使第二導電跡線17與第一導電跡線12的外露部分電性連接。然後,於第二導電跡線17上數設拒銲劑層13,使第二導電跡線17的預定部分藉拒銲劑層13之開孔130外露而與銲球14銲連。

然而,上揭封裝結構之缺點在於當使用雷射鑽孔 (laser drilling)技術開設貫穿第一介電層之貫孔以露出 晶片上的銲墊時,晶片上的銲墊為第一介電層所遮覆, 使雷射通常難以準確地辨認出銲墊的位置,因而無法使所 開設的貫孔精確地對應至銲墊的位置。因此,由於晶片上 的銲墊無法完全露出,故難以確保導電跡線與銲墊間之電 性連接品質及製成之封裝成品的良率。

有鑑於此,如何提供一種具有形成於晶片上之增層的半導體封裝件,使晶片上的銲墊得準確地露出而與導電跡線電性連接以改善製成之封裝成品的良率,實為一重要課





五、發明說明(3)

題。

【發明內容】

本發明之主要目的在於提供一種具有形成於晶片上之增層的半導體封裝件及其製法,係於晶片之銲墊上形成多數導電凸塊以突顯出銲墊的位置,俾確保導電跡線與銲墊間之電性連接,而能改善製成之封裝成品的良率。

為達成上揭及其他目的,本發明揭露一 種具有形成於 具有一作 晶片上之增層的半導體封裝件,包括 日日日 片 並於該作用表面上形成存 用表面及一相對之非作用表面, 多數導電凸塊,分別形成於該晶片之銲墊上 載具(carrier),具有一凹穴(cavity),以使該形成有 電凸塊之晶片黏置於該凹穴中,而令該晶片之非作 其中該凹穴之深度係介於該 表面與該凹穴之底面觸接 , 電凸塊高度的總和與該晶片厚度之間 片厚度與導 敷 設 於 該 晶 片 之 作 用 表 面 及 該 載 具 上 並 填 充 於 用以遮覆該導電凸塊並使導電凸塊之端部外 中 數第一導電跡線,形成於該第一介電層上並電性連 ;一第二介電層,敷設於該第 電凸塊之外露端部 電跡線上並開設有多數貫孔,以使該第一導電跡線之 預定部分藉該貫孔外露;多數第二導電跡線,形成於該第 電層上並電性連接至該第一導電跡線之外露部分 拒銲劑層,敷設於該第二導電跡線上並開設有 多數開孔 以使該第二導電跡線之預定部分藉該開孔外露 ;以及一銲 球,形成於各該第二導電跡線之外露部分上。





五、發明說明(4)

【實施方式】

以下即配合所附圖式第 1及 2 A至 2 F圖詳細說明本發明所揭露之具有形成於晶片上之增層的半導體封裝件及其製法的實施例。

如第 1圖所示,本發明之半導體封裝件包括:一晶片20,具有一作用表面 201及一相對之非作用表面 202,並於該作用表面 201上形成有多數銲墊 200;多數導電凸塊 21,分別形成於晶片 20之銲墊 200上;一載具 (carrier)22,具有一凹穴 (cavity)220,以使晶片 20藉其非作用表面 202黏置於凹穴 220中;一第一介電層 23,數設於晶片 20之作用





五、發明說明(5)

上述半導體封裝件得以第 2A-2F圖所示之製程步驟製得。

接著,如第2B圖所示,進行一切單(singulation)作業切割晶圓2以形成多數單離之晶片20,而各晶片20形成有多數導電凸塊21。

然後,如第2C圖所示,以單一之晶片20為例,製備一載具22,例如金屬散熱塊、或以陶瓷、樹脂等不具導電性





五、發明說明 (6)

材料製成,該載具 22開設有一凹穴 220,使形成有多數導電凸塊 21之晶片 20箱一膠黏劑 (未圖式)黏置於凹穴 220中,其中晶片 20之非作用表面 202與凹穴 220之底面觸接。該凹穴 220之深度 D係介於晶片 20厚度 T1與導電凸塊 21高度 T2的總和 (T1+T2)與晶片 20厚度 T1之間,且凹穴 220的空間需足以使晶片 20完全地容置於其中,而晶片 20上的導電凸塊 21則部分地突伸出凹穴 220之開口。該載具 22係用以保護晶片 20使其免受外界污染源所侵害,並提供額外的表面 E3 以供後續形 医域 (即載具 22上凹穴 220開口所在的表面 221)以供後續形 成更多輸入/輸出 (input/output, I/O)端之用,且當載 是2為一金屬散熱塊時,其亦得增加散熱面積而使晶片 20運作所產生之熱量得藉載具 22而能有效地散逸至外界。

然後,如第 2D圖所示,利用一習知沉積製程例如旋塗技術 (spin coating)於晶片 20之作用表面 201及載具 22的表面 221上敷設一第一介電層 23,使該第一介電層 23亦填充於凹穴 220而完整地遮覆住晶片 20及導電凸塊 21。接著,採用研磨 (grinding,例如機械研磨)或化學蝕刻 (chemical etching)等方式部分地移除第一介電層 23以露出導電凸塊 21之端部 210,俾進行後續製程以於外露之導電凸塊 21上形成增層 (build-up layer)。

隨後,利用習知例如光微影 (photolithography)技術於第一介電層 23上形成多數第一導電跡線 24, 而使各第一導電跡線 24與至少一導電凸塊 21之外露端部 210電性連接,該第一導電跡線 24得以一例如銅、鋁、或其合金等之





五、發明說明 (7)

導電材料製成。

如第 2 E圆所示,形成上述第一導電跡線 2 4後,於該第一導電跡線 2 4上敷設一第二介電層 25,並利用一雷射鑽孔 (laser drilling)技術開設多數貫穿第二介電層 25之貫孔 (via) 250,以使第一導電跡線 2 4之預定部分籍該貫孔 250外露。接著,於第二介電層 25上形成多數第二導電跡線 26,而使各第二導電跡線 26與至少一第一導電跡線 2 4之外露部分電性連接。

如第 2 F圖所示,然後於第二導電跡線 2 6上敷設一拒銲一劑層 27,並開設多數貫穿拒銲劑層 27之開孔 270,以使第二導電跡線 2 6之預定部分藉該開孔 270外露,而該第二導電跡線 2 6之外露部分可為終端部位 (terminal)。最後,進行一習知網印 (screen printing)作業於各第二導電跡線 2 6之外露部分 (終端)上形成一銲球 2 8,該銲球 2 8作為半導體封裝件之輸入/輸出端,以使晶片 2 0藉之與外界裝置 (未圖示,如印刷電路板等)成電性連接關係。






五、發明說明 (8)

而能摒除習知技術中用以開設第一介電層之貫孔的雷射鑽孔技術難以準確地辨識出銲墊位置而無法使銲墊精確或完整地外露因而導致銲墊與導電跡線間電性連接不良等缺點。同時,用以容納晶片之載具可為一金屬散熱塊以有效散逸晶片運作所產生之熱量,而能增進封裝件之散熱效率。

惟以上所述者,僅係用以說明本發明之具體實施例而已,並非用以限定本發明之可實施範圍,舉凡熟習該項技藝者在未脫離本發明所指示之精神與原理下所完成之一切一等效改變或修飾,仍應皆由後述之專利範圍所涵蓋。



圖式簡單說明

【圖式簡單說明】

為讓本發明之上述及其他目的、特徵以及優點能更明顯易懂,將與較佳實施例,並配合所附圖示,詳細說明本發明之實施例,所附圖示之內容簡述如下:

第 1圖係本發明之半導體封裝件之剖視圖;

第 2 A至 2 F圖 係 本 發 明 之 半 導 體 封 裝 件 之 製 造 過 程 步 驟 示 意 圖 ;

第3圖係一習知半導體封裝件之剖視圖;以及第4圖係另一習知半導體封裝件之剖視圖。



| 10 | 晶片 | 100 | 作用表面 |
|-----|---------|-------|----------|
| 101 | 銲 墊 | 102 | 非作用表面 |
| 103 | 側 面 | 1 1 | (第一)介電層 |
| 110 | 貫孔 | 12 | (第一)導電跡線 |
| 1 3 | 拒 銲 劑 層 | 1 3 0 | 開 孔 |
| 1 4 | 銲 球 | 1 5 | 封 裝 膠 體 |
| 150 | 表面 | 1 6 | 第二介電層 |
| 160 | 貫孔 | 1 7 | 第二導電跡線 |
| 2 | 日 圓 | 20 | 晶片 |
| 200 | 銲 墊 | 201 | 作用表面 |
| 202 | 非作用表面 | 21 | 導 電 凸 塊 |
| 210 | 端部 | 22 | 載 具 |
| 220 | 凹 穴 | 221 | 表 面 |
| 2 3 | 第一介電層 | 24 | 第一導電跡線 |



圖式簡單說明

25 第二介電層

26 第二導電跡線

270 開孔

D

T2 (導電凸塊)高度

250 貫孔

27 拒銲劑層

28 銲球

(凹穴)深度 Tl (晶片)厚度





1. 一種具有形成於晶片上之增層的半導體封裝件,包括:

一晶片,具有一作用表面及一相對之非作用表面,並於該作用表面上形成有多數銲墊;

多數導電凸塊,分別形成於該晶片之銲墊上;

一載具,具有一凹穴,以使該形成有多數導電凸塊之晶片黏置於該凹穴中,而令該晶片之非作用表面與該凹穴之底面觸接,其中該凹穴之深度係介於該晶片厚度與導電凸塊高度的總和與該晶片厚度之間;

一第一介電層,敷設於該晶片之作用表面及該載 具上並填充於該凹穴中,用以遮覆該導電凸塊並使導 電凸塊之端部外露;以及

多數第一導電跡線,形成於該第一介電層上並電性連接至該導電凸塊之外露端部。

- 如申請專利範圍第 1項之半導體封裝件,復包括:一第二介電層,敷設於該第一導電跡線上並開設有多數貫孔,以使該第一導電跡線之預定部分藉該貫孔外露。
- 如申請專利範圍第2項之半導體封裝件,復包括:多數第二導電跡線,形成於該第二介電層上並電性連接至該第一導電跡線之外露部分。
- 4. 如申請專利範圍第 3項之半導體封裝件,復包括:一拒 銲劑層,敷設於該第二導電跡線上並開設有多數開 孔,以使該第二導電跡線之預定部分籍該開孔外露。
- 5. 如申請專利範圍第 4項之半導體封裝件,復包括:多數





銲球,分别形成於該第二導電跡線之外露部分上。

- 6. 如申請專利範圍第 1項之半導體封裝件,其中,該導電 凸塊係選自銲錫凸塊、金質銲塊、及金質栓塊所組成 之組群。
- 7. 如申請專利範圍第1項之半導體封裝件,其中,該載具係以一不具導電性材料製成。
- 8. 如申請專利範圍第1項之半導體封裝件,其中,該載具係一金屬散熱塊。
- 9. 一種具有形成於晶片上之增層的半導體封裝件之製法,包括下列步驟:


製備一晶圓,由多數晶片構成,各該晶片具有一作用表面及一相對之非作用表面,並於該作用表面上形成有多數銲墊;

分别形成多數導電凸塊於各該晶片之銲墊上;

切割該晶圓以形成多數單離之晶片,而各該晶片形成有多數導電凸塊;

提供一具有凹穴之載具,以使至少一該形成有多數等電凸塊之晶片黏置於該凹穴中,而令該晶片之非作用表面與該凹穴之底面觸接,其中該凹穴之深度係介於該晶片厚度與等電凸塊高度的總和與該晶片厚度之間;

敷設一第一介電層於該晶片之作用表面及該載具上,且使該第一介電層填充於該凹穴中,用以遮覆該 導電凸塊並使導電凸塊之端部外露;以及





形成多數第一導電跡線於該第一介電層上,而使該第一導電跡線電性連接至該導電凸塊之外露端部。


- 10.如申請專利範圍第 9項之製法,復包括:敷設一第二介電層於該第一導電跡線上,並開設多數貫穿該第二介電層之貫孔,以使該第一導電跡線之預定部分籍該貫孔外露。
- 11.如申請專利範圍第 10項之製法,復包括:形成多數第二等電跡線於該第二介電層上,而使該第二導電跡線 電性連接至該第一導電跡線之外露部分。
- 12.如申請專利範圍第11項之製法,復包括:敷設一拒銲 劑層於該第二導電跡線上,並開設有多數貫穿該拒銲 劑層之開孔,以使該第二導電跡線之預定部分籍該開 孔外露。
- 13.如申請專利範圍第12項之製法,復包括:分別形成多數銲球於該第二導電跡線之外露部分上。
- 14.如申請專利範圍第9項之製法,其中,研磨該第一介電層以使該導電凸塊之端部外露。
- 15.如申請專利範圍第1.0項之製法,其中,該第二介電層之貫孔係以雷射鑽孔技術形成者。
- 16.如申請專利範圍第9項之製法,其中,該導電凸塊係選自銲錫凸塊、金質銲塊、及金質栓塊所組成之組群。
- 17.如申請專利範圍第 14項之製法,其中,部分之該第一介電層係利用機械研磨技術移除,以使該導電凸塊之端部外露。





- 18.如申請專利範圍第 14項之製法,其中,部分之該第一介電層係利用化學蝕刻技術移除,以使該導電凸塊之端部外露。
- 19.如申請專利範圍第9項之製法,其中,該載具係以一不具導電性材料製成。
- 20.如申請專利範圍第9項之製法,其中,該載具係一金屬散熱塊。














第 2A 圖

